此外，近年來以硅光為代表的光子集成技術有了長足的積累和發(fā)展，使得大規(guī)模的光電集成越來越具備產業(yè)化條件。因此，光電合封技術也具有了產業(yè)化可行性。
今日，在由CIOE中國光博會與C114通信網(wǎng)聯(lián)合推出的“2023中國光通信高質量發(fā)展論壇”系列“數(shù)據(jù)中心光互聯(lián)技術研討會”上，京東光互聯(lián)架構師陳琤介紹了光電合封技術的特點以及在數(shù)據(jù)中心領域的應用前景等。
光電合封技術三大優(yōu)勢
陳琤指出，光電合封技術具有三大優(yōu)勢：一是信號完整性。由于光收發(fā)器件和ASIC芯片封裝在一起，極大地縮短板端電信號傳輸距離，減少對信號的補償，不但提高了信號傳輸質量，同時也使得PCB版的layout布局更為靈活。
二是高集成度。單芯片的交換帶寬已經來到25.6T和51.2T，對設備的尺寸和集成度提出進一步要求。另外，光電合封意味著直接將光信號從合封芯片引到面板上，能夠提高設備面板的連接密度。
三是低成本。如果采用成熟的CMOS工藝實現(xiàn)光學器件和電學器件的集成，將帶來可觀的成本節(jié)約。另外光電合封的系統(tǒng)功耗也會遠小于分立可插拔式的架構。
光電合封在DCN中的應用前景
展望可見的未來，112G SerDes即將到來，51.2T和102.4T交換容量的交換節(jié)點，將給可插拔模塊的應用帶來挑戰(zhàn)。交換芯片到面板的高密度電信號傳輸將變得十分困難，光電合封技術或將發(fā)揮其優(yōu)勢。
那么究竟多高的速率下我們才必須采用光電合封技術呢?
陳琤表示，一般認為，當serdes傳輸速率發(fā)展到112G的時候，雖然通過對傳輸介質優(yōu)化和信號完整性的補償，也能實現(xiàn)ASIC芯片到面板的電連接，但是在單芯片交換容量達到51.2T及以上的時候，大量的到面板的電連接將使得PCB layout設計變得十分具有挑戰(zhàn)性。此時，光電合封將體現(xiàn)出足夠的優(yōu)勢。
結合數(shù)據(jù)中心網(wǎng)絡架構的演進情況，光電混合封裝將有可能在下一代的112G serdes架構中投入使用，在高密度的交換節(jié)點采用光電合封的形式，在spine層甚至是leaf層取代傳統(tǒng)的可插拔式光連接方案。
當然，光電合封的產業(yè)化也面臨著諸多挑戰(zhàn)。由于不可熱插拔的內置結構，光電合封的可靠性要比光模塊的可靠性高一到兩個數(shù)量級，才能保障整個系統(tǒng)的可用性。另外，大規(guī)模的光電集成還會帶來高密度光纖連接的管理問題，散熱管理問題以及封裝測試的良率問題。因此，光電合封技術真正投入實際使用，還需要產業(yè)界進一步的摸索和實踐。
